刚刚拿到Intel ATX 3.1标准，准确来说这份文档应该叫ATX v3多路桌面平台电源设设计指导v2.1（ATX Version 3  Multi Rail Desktop Platform Power Supply Design Guide Revision 2.1），缩写Intel ATX PSDG 2.1。文档封面是2023年8月，但版本历史写的2023年9月份，很有意思，也就是说本来应该在8月底发布，最后跳票到9月发布。

跟之前说过的一样，Intel ATX PSDG 2.1/ATX 3.1是一个小版本更新，参考文档从PCIe CEM 5.0更新到5.1，包含12VHPWR板端插座的插针长度更改，接口名称改为12V-2×6，接口Sideband定义新增150W和0W两档。相比年初发布的PSDG 2.01，Power Excursion超载要求部分没有更改。掉电保持时间的要求从满载17毫秒“缩水”到满载12毫秒。电源厂家们“缩水”之前请先思考一下电源能不能跑ATX 3的超载项目。

背景知识：PCI-SIG组织在2023年5月16日更新了PCIe CEM 5.1，虽然版本号只多了0.1，但更新的内容比较多，比如插座规格、名称、显卡持续功耗档位增加、峰值功耗定义的完善等等。Intel ATX v3设计标准相对v2新增的内容大部分出自PCIe CEM，PCIe CEM 5.1更新了，所以也就有了PSDG 2.1/ATX 3.1。

以下为ATX PSDG 2.1/ATX 3.1完整的更新内容：

• 12VHPWR板端插座的针脚长度有所更改，因此接口被赋予了一个新的名称，叫12V-2×6。线端的插头没有变化，它和新的插座是兼容的。这部分主要是为了减少插座虚接导致的烧毁。

• 1.2章节中参考的PCI-SIG PCIe CEM 5.0文档现在更新到Rev 5.1版本。之前的ECN都已被删除，这些更改现已包含在Rev 5.1版本中。第3.1节更改了术语，内容同步了PCIe CEM Rev 5.1，包含了所有先前的ECN。

• 更新了表格3-1，关于PCIe CEM扩展卡功率超载限制表格，添加了2列新的附加列。

• 更新了图3-1，显示了两条新的功率超载限制线。分别对应PCIe CEM插槽（蓝色）和“在软件配置之前”消息（绿色）。

• 更新了表格3-5，显示了可以与12V-2×6连接器一起使用的不同功率值的不同电流值。

• 更新了表格3-6，为150瓦和0瓦持续功率级别提供了新的Sense线定义。

 

• 更新了表格4-3。添加了注释6，“-12V”的动态负载测试已从必需更改为推荐。

• 添加了表格4-8，添加了新的掉电保持时间规格。之前只有一个要求的规格是满载下17毫秒。现在有一个必要的规格和一个推荐的规格，分别是80%负载下17毫秒和满载12毫秒。

• 更新了表格4-10，T5（PWR_OK/PG）的要求改变，对应表格4-8中的必要和推荐规格。其实是把T5和T6融合到一起了。

• 在第5.2.2.4.3章节中增加了内容，对应新的12V-2×6连接器的图纸。图5-4到图5-9都进行了更新或新增。

• 更新了第5.2.2.4.3章节 – 电缆插头连接建议已被替换为内部连接的技术细节。